《半導體》智原聯手聯電,推22奈米基礎元件IP解決方案

瀏覽數

99+

智原(3035)宣布,與聯電(2303)推出基於聯電22奈米超低功耗(ULP)與22奈米超低漏電(ULL)製程的基礎元件IP解決方案。該22ULP/ULL基礎元件IP已成功通過矽驗證,包含多重電壓標準元件庫、ECO元件庫、IO元件庫、PowerSlash低功耗控制套件以及記憶體編譯器,可大幅降低晶片功耗,以滿足新一代的SoC設計需求。

智原表示,針對低功耗SoC需求,智原的22ULP/ULL基礎元件IP具備進階的繞線架構,以及優化的功率、性能和面積設計。相較28奈米技術,22奈米元件庫可以在相同性能下減少10%晶片面積,或降低超過30%功耗。

此外,該標準元件庫可於0.6V至1.0V廣域電壓下運作,亦支援SoC內的Always-on電路維持超低漏電;多樣的IO元件庫包括通用IO、多重電壓IO、RTC IO、OSC IO和類比ESD IO;記憶體編譯器具有雙電源軌功能、多重省電模式、和讀寫輔助功能等特色。

智原科技研發協理簡丞星表示,智原透過與聯電的長期合作以及豐富的ASIC經驗,為客戶提供專業的聯電製程IP選用服務。我們藉由聯電22奈米技術推出全新的邏輯元件庫和記憶體編譯器IP,能夠協助客戶在成本優勢下開發低功耗SoC以布局物聯網、人工智慧、通訊及多媒體等新興應用攫取商機。

熱門搜尋關鍵字: